JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的 一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求更低,以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口,例如ADI的 AD9... (来源:技术文章频道)
JESD204B接口串行数据接口 2024-5-13 10:15
作者:泰克科技中国AE Manager,余洋做高速的工程师最头疼的问题就是抖动和眼图测量Fail。抖动和眼图测量就像是一个照妖镜,任何一个设计不当,都可能会导致抖动和眼图结果的恶化,而要解决抖动和眼图问题,工程师往往无从下手。教科书上的数字信号,每个时钟周期都严格相等,每个数据UI (Unit Interva... (来源:技术文章频道)
信号链 高速信号 JESD204B 抖动眼图 2024-3-20 10:42
JESD204B串行数据链路接口是针对支持更高速转换器不断增长的带宽需求而开发,作为第三代标准,它提供更高的通道速率最大值(每通道高达12.5 Gbps),支持确定性延迟和同步帧时钟。此外,JESD204B能轻松传输大量待处理的数据从而充分利用更高性能的转换器以及与之配合的通用的FPGA。FPGA供应商已讨论了许... (来源:技术文章频道)
模数转换器(ADC)JESD204B链路传输 2022-9-5 11:26
JESD204B接口 串行数据接口 2022-4-8 14:11
作者:ADI公司 Anthony Desimone,应用工程师;Michael Giancioppo,应用工程师 JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求更低... (来源:技术文章频道)
JESD204B接口 串行数据接口 2022-1-10 16:39
作者:ADI公司 George Diniz,产品线经理摘要 开发串行接口业界标准JESD204A/JESD204B的目的在于解决以高效省钱的方式互连最新宽带数据转换器与其他系统IC的问题。其动机在于通过采用可调整高速串行接口,对接口进行标准化,降低数据转换器与其他器件(如现场可编程门阵列FPGA和系统级芯片SoC)之间的数... (来源:技术文章频道)
宽带数据转换器 JESD204B 串行LVDS接口 2021-11-1 16:19
ADI公司的AD9083是16路125MHz带宽连续时间Σ-Δ (CTSD) ADC,器件具有片上可编程单极抗混淆滤波器和终端电阻,以得到低功耗小型尺寸和容易使用.16个ADC核具有第一阶CTSD调制器架构,并集成背景非线性修正逻辑和自消除抖动.每个ADC具有宽带宽输入,支持用户可选择的输入范围.其集成的电压基准使得设计更方便.工... (来源:解决方案频道)
模数转换器Σ-Δ ADC毫米波通信测量仪器 ADI AD9083 2021-2-23 14:37
描述 高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案,以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件,支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟,采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LM... (来源:解决方案频道)
雷达5G技术时钟 2019-4-24 10:16
TI公司的TIDA-01021是用于DSO,雷达和5G无线测试仪的多路JESD204B兼容15GHz时钟参考设计,可产生10MHz到15GHz时钟和用于JESD204B接班口的SYSRE,15GHz时的1KHz失调相位噪音小于–104 dBc/Hz,采用ADC12DJ3200高速转换器评估板EVM可使板-板时钟偏移小于10ps,5.25GHz输入信号时的SNR为49.6dB,主要用在高性能示... (来源:解决方案频道)
通信技术无线通信相阵列雷达软件无线电(SDR) JESD204B 2017-7-27 13:32
ADI近日宣布推出 AD9528 JESD204B 时钟和 SYSREF 发生器,以满足长期演进(LTE)和多载波 GSM 基站设计、防务电子系统、RF试验仪器和其他新兴宽带 RF GSPS 数据采集信号链的时钟要求。随着数据速率进入数千兆级,多通道同步和数据延迟管理成为系统必不可少的一部分,将 JESD204B 标准运用在高速转换器-数... (来源:新品频道)
ADIAD9528JESD204B时钟SYSREF发生器 2014-12-3 10:48