Grace服务器出货数十万台，Vera CPU剑指2000亿美元市场

就在AMD即将发布其新一代Zen 6 Venice数据中心CPU之际，英伟达也在向其视为价值2000亿美元的数据中心CPU市场大局进军。目前英伟达第一代数据中心CPU——Grace总出货量已经突破250万颗，英伟达高管近日还透露，其Grace独立服务器（即不捆绑GPU）的出货量也已达“数十万台”，这表明其在CPU市场的渗透远比外界想象的更深远 。

长期以来，市场习惯将英伟达视为GPU巨头，但其在CPU领域的野心从未掩饰。英伟达超大规模与高性能计算副总裁、CUDA之父Ian Buck表示，基于Grace CPU独立服务器并非用于运行普通的网页服务或追求廉价的计算核心，而是专门部署于后端高密度数据处理等数据密集型操作 。这暗示了英伟达CPU在AI基础设施中的独特生态位——处理GPU不擅长的“脏活累活”，如数据预处理和分发。

Grace CPU采用的是Arm Neoverse V2公版核心，可视为英伟达叩开数据中心CPU大门的“敲门砖”。如今，这道门缝已被彻底拉开，因为真正的杀手锏——Vera CPU已经登场。Vera CPU是英伟达首款采用自研Olympus核心的CPU，专为新兴的智能体AI（Agentic AI） 工作负载从头设计 。

英伟达此时大举进军CPU市场，背后是AI基础设施底层逻辑的剧变。随着AI工作负载从大规模预训练转向复杂的推理和智能体任务，硬件配比正在发生倾斜。传统的“8 GPU配1 CPU”模式在智能体场景下失效，取而代之的是在某些情况下接近1:1的配比。因为智能体需要CPU执行代码、调用工具、与数据库交互，这些分支密集、指针密集型的长尾操作极度依赖单线程性能 。

Vera CPU的设计哲学因此与AMD、Intel的大规模核心（x86）路线截然不同。Vera采用了激进的单片设计，将88个核心集成于单一芯片之上，而非AMD和Intel已沿用多年的Chiplet（小芯片）设计 。Chiplet虽易于堆叠核心数量，却往往牺牲了延迟与缓存一致性。

Ian Buck在解释Vera CPU为何不做128核时直言：“因为我们把大量的Die面积留给了可扩展一致性结构（SCF） 。”这种结构提供了高达3.4 TB/s的核间带宽，确保每个核心都能以全速与缓存和内存控制器通信，没有任何碰撞冲突 。同时，Vera通过SOCAMM2 LPDDR5X内存提供高达1.2 TB/s的聚合带宽 。

英伟达产品市场负责人Hannah Coutand也强调，Chiplet设计在内存带宽和数据移动上“征收了沉重的税款”，而Vera的单片设计让数据移动更快 。

这套打法的市场反馈立竿见影。英伟达声称，在Python工作负载上，Vera的速度接近AMD Turin芯片的两倍 。在非官方的SPECrate 2026整数测试中，双路Vera系统的成绩为925，略高于AMD Epyc 9755的898 。更关键的是，云平台DeepInfra的独立测试显示，Vera支持并发AI智能体的数量是竞品的1.6倍，编排速度快2.2倍 。

目前，Vera Rubin NVL72整柜系统已进入全面生产阶段，并被OpenAI采用运行工作负载 。英伟达预测数据中心CPU市场的总潜在市场（TAM）规模高达2000亿美元，并预计其2026年仅独立CPU收入就将达到近200亿美元，几乎一夜之间成为顶级CPU供应商 。

英伟达毫不避讳这是一场针对“旧王”的战争。Buck反问：“Intel和其他厂商能构建丰富的结构吗？他们拥有连接至LP内存的IP和生态吗？”他承认，向这种极致互联架构的转变，“将以牺牲传统工作负载为代价” 。但英伟达的逻辑很清晰：在AI时代，CPU无需兼容一切，只需成为AI工厂中最完美的“配角”。这不仅是芯片的较量，更是系统级定义权的争夺——当AI工厂变成一种新形态的数据中心，英伟达希望掌握从CPU、GPU到互联交换机的每一块拼图。