芯华章发布 X-IDS 智能设计系统，打通算法创新至硬件实现链路
在第三届 CCF 芯片大会（CCF Chip 2026）上，芯华章正式发布 X-IVS 智能验证系统与 X-IDS 智能设计系统。
X-IVS/X-IDS 双智能系统以证据闭环为核心构建思路，依托高度融合的系统设计与验证全流程技术为底座，构建起完整的 Agentic EDA 技术闭环。
芯华章首席科学家徐强教授表示，AI Agent 融入芯片研发流程，核心并不只是提升 RTL、测试用例等内容的生成效率，而是要将大模型概率化输出转化为可证明、可核验、可追溯、可治理的签核级证据。
随着人工智能、高性能计算等应用快速发展，芯片设计正在进入“系统架构优先、软硬件协同创新”的新时代。
然而，芯片研发流程中的软硬件协同仍面临挑战。当前行业普遍存在算法创新与硬件实现之间的鸿沟：大量掌握 C/C++、AI、通信和信号处理算法的工程师，由于缺乏 RTL 开发和硬件架构设计能力，难以直接参与芯片架构探索，算法创新往往需要经过较长的跨团队协作流程才能转化为硬件实现。
与此同时，传统硬件设计流程高度依赖资深 RTL 工程师经验，从架构探索、代码实现到 PPA 优化，都需要大量人工迭代验证，研发周期难以匹配 AI 应用快速演进的需求。
因此，如何降低算法创新进入芯片设计流程的门槛，加速从算法模型到硬件实现的转换，已成为推动软硬件协同创新、提升芯片研发效率的重要课题。
在芯华章整体产品体系规划中，各类设计与验证智能体将全面融入ASIC 研发流程：从架构探索、算法设计、前端设计，到仿真、形式验证、智能调试、覆盖率收敛和设计优化，不同阶段均匹配专属 Sub-Agent，并联动对应 EDA 工具、工程知识库以及标准化证据治理机制，实现芯片研发全过程的智能协同。
在这一体系中，X-IDS 智能设计系统聚焦芯片设计源头环节，通过 AI Agent 打通算法创新与硬件实现之间的转换链路，让算法工程师能够直接参与硬件架构探索，加速从算法构想到芯片实现的演进。
X-IDS
打通算法创新到硬件实现的智能设计路径
..
