本文要点阻抗不匹配会导致并行网络出现信号反射和不同步现象，从而导致接收器上出现比特错误。要快速识别阻抗超标，需要在 PCB 设计工具中使用规则管理器，然后在设计规则中设置阻抗限制和容差。布线后仿真工具可用于检查不符合阻抗规则的网络，并确定哪些区域的设计应该更改。走线阻抗控制主要在于确保... （来源：技术文章频道）
高速设计控制阻抗 2023-8-14 10:17
本文要点：· 即使进行了完美的阻抗匹配，所有传输线也都会存在某些信号完整性问题。· 由于损耗、色散和寄生组件而经常出现的一个问题是符号间干扰。· 这种信号完整性问题会导致比特流中的错误，但谨慎的通道设计和驱动器/接收器选择可以有效减少错误。可能影响 PCB 信号完整性的问题... （来源：技术文章频道）
高速设计 PCB 干扰 2023-4-14 14:10
本文要点• 为高速 PCB layout 做好准备• 高速设计中的器件摆放和 PDN 开发• 实用 PCB 高速布线建议为了满足当今电子产品的需求，数字电路的速度变得越来越快。高速设计曾经是一个冷门的电子产品领域，但如今，大多数产品至少会有一部分需要 “高速设计”。这些设计要求 PCB 设计师按... （来源：技术文章频道）
高速设计 layout PCB 设计 2022-10-31 13:32
在本文中，我们将探讨差分信号的优势以及这些优势如何对您的高速设计产生积极影响。TTL、CMOS 以及其更低电压的同类 LVTTL 与 LVCMOS 等单端信号都是数字电路设计中的常用技术。然而，使用这些类型的信号发送技术有一些不足，其最终会限制高速设计。由于不同接地电势和高压摆率，单端信号在远距离通信时... （来源：技术文章频道）
数字电路设计 差分信号 2021-11-30 09:36
高速设计已成为愈来愈多 PCB 设计人员关切的重点。在进行高速 PCB 设计时，每位工程师都应重视其信号完整性，并且需时常考虑其信号电路的回流路径，因为不良的回流路径容易导致噪声耦合等信号完整性问题。如果电流必须经过很长的路径才能返回，信号路径的电感回路会增加。当系统中的电感回路越大，这些... （来源：技术文章频道）
PCB高速设计 2021-2-4 10:30
Mentor Graphics 公司（纳斯达克代码：MENT) 今日发布了最新版 Xpedition® 印刷电路板 (PCB) 设计流程工具，以解决当今高级系统设计日益复杂化的问题。电子产品密度的不断提高促使公司以更低成本开发高度紧凑且功能更多的系统设计。为有效管理高级 PCB 系统对密度与性能的需求，新款Xpedition 流程... （来源：新品频道）
Mentor GraphicsXpedition Enterprise平台 2016-8-16 10:53
ERNI电子发布了全新开发的高速差分板对背板电气连接器系统。此新产品乃ERmet ZD® 系列的增强版。ERmet ZD® 系列能够在3-10千兆比特/秒的应用中提供可靠的差分解决方案，因而在电信和电脑工业中获得很高的市场接受度；而新的ERmet ZDplus® 高速差分连接器系统每秒可提供超过25千兆比特的数据... （来源：新品频道）
ERNIERmet ZDplus 2011-3-14 15:57
NEW TI TOOL SIMPLIFIES AND ACCELERATES HIGH-SPEED DESIGNSDALLAS (August 23, 2005) -- Texas Instruments Incorporated (TI) (NYSE: TXN) introduced today a new tool that saves design time and development cost in high-speed applications, allowing for fast digital data capture from TI'... （来源：新品频道）
模拟电路 ADC 开发工具 2005-8-25 15:25
搜索到8条【高速设计】相关的全部。
查看关键词的分类频道
