一、引言
在工业视觉、高速通信等项目预研阶段,硬件工程师常会遇到开发平台碎片化问题:CPU、存储、高速图像 / 通信接口需多块板卡拼接调试,硬件联调周期长;自研核心SOM前期投入成本高、存在流片风险;配套开发工具、例程分散,软硬件协同开发门槛较高。
易灵思官方合作伙伴-深圳奥唯思科技基于16nm钛金系列FPGA TJ135N676X芯片推出的VC-TJ135开发套件,集成芯片全部原生硬核资源,配套完整工具链与标准化Demo工程,可完成算法验证、接口调试、整机功能预研,前期验证完成后可直接复用核心板做量产硬件,缩短项目开发周期。
图1 VC-TJ135开发板
二、核心芯片硬件规格(TJ135N676X)
TJ135采用16nm Quantum工艺架构,芯片内置全套固化高速硬核,无需额外外挂桥接芯片:
1.基础逻辑资源
132K逻辑单元,9.83Mbit片上SRAM,40路DSP运算单元,可完成图像滤波、目标检测、数据预处理等并行硬件运算;内置9路独立分数PLL,支持动态相位调整 SHIFT_SEL、展频输出,配套可视化PLL时钟配置工具,多速率接口时钟可统一管理。
图2 钛金系列TJ135 FPGA芯片架构框图
2.内置四大专用硬核
• 四核1GHz硬核RISC-V:六级流水线架构,完整支持RISC-VI/M/A/F/D指令集,通过AXI总线与FPGA逻辑互通,可运行裸机程序或FreeRTOS;支持多核分区运行、硬件冗余设计。
• 2.5G MIPI D-PHY硬核:2组接收、2组发送4 lane通道,单链路带宽2.5Gbps,多路工业相机、高清显示屏幕可直连,无需外部转换电路。
• 32bit LPDDR4控制器:最高3200Mbps速率,峰值带宽12.8GB/s,满足4K图像缓存、轻量化AI推理大吞吐量存储需求。
..