“
2026 年 8 月 10 日，这个问题第一次有了可依据的答案。中国电子工业标准化技术协会（CESA）批准发布团体标准《RISC-V 指令集架构 兼容性测试方法》（T/CESA 1525―2026），标准将于 2026 年 9 月 10 日正式实施。该标准是 CESA 本批次公布的 46 项团体标准之一，也是国内首项面向 RISC-V 指令集兼容性的测试方法标准。
”
2026 年 8 月 10 日，这个问题第一次有了可依据的答案。中国电子工业标准化技术协会（CESA）批准发布团体标准《RISC-V 指令集架构 兼容性测试方法》（T/CESA 1525―2026），标准将于 2026 年 9 月 10 日正式实施。该标准是 CESA 本批次公布的 46 项团体标准之一，也是国内首项面向 RISC-V 指令集兼容性的测试方法标准。
该标准由阿里巴巴达摩院牵头、十余家产业链单位共同编制，围绕测试环境、测试原理、测试流程等六个方面，建立了一条可判定、可复现、可追溯的测试方法链路——把“是否兼容”从厂商的口头承诺，变成一份第三方可复核的测试结论。
为什么需要这样一套标准从“灵活”到“可信”的必答题
近两年来，伴随我国 RISC-V 产业加速成熟，参与架构研发与应用的企业和机构不断增多，产业规模持续增长；RISC-V 国际基金会的指令集与规范仍在快速迭代，“如何防止技术碎片化”已成为产业走向规模化必须回答的问题。
标准的价值，在于把“应该遵循”变成“验证遵循”：一方面保障实现的一致性，确保处理器严格遵循规范、不出现不兼容的指令或行为；另一方面提升软件的可移植性，让符合规范的处理器都能稳定运行同一套软件。一套标准，全生态受益：
测什么、怎么测把兼容性验证变成可执行的工程
此次发布的标准系统规定了 RISC-V 指令集兼容性测试六个环节——测试环境、测试原理、测试流程、测试范围、必要信息提供和测试报告要求，构成一条完整的测试方法链路。
测试环境覆盖两类关键场景：
-
硅前验证：通过 FPGA 或 RTL 仿真器运行，保障芯片仿真阶段即符合兼容性要求。这是本标准最具价值的设计之一——流片动辄投入千万级成本，把不兼容问题拦在流片之前，等于把风险与返工成本化解在最早期；
-
硅后测试：在芯片开发板或产品板上运行，验证流片后的芯片。
软件环境统一基于 RISC-V 基金会发布的 RISCOF 框架和 riscv-arch-test 测试集——站在开源社区的权威基线上构建，既与国际规范接轨，又保持开放中立、不绑定任何商业工具链。
测试原理简洁而严谨：将同一套 ACT 兼容性测试用例，在被测设备（DUT）与黄金参考模型（Golden Model）上并行执行，逐项比对结果，据此判定 DUT 是否符合 RISC-V 指令集架构兼容性要求。
标准选择以基金会权威基线为参照，而非任何单一厂商的实现，保障了其公信力。
测试用例的设计力求完备：指令维度覆盖标准列出的全部范围，寄存器维度覆盖所有通用寄存器，立即数维度则覆盖边界值与特殊值——兼容性问题，往往正藏在角落里。
测试流程从预置条件、用例编译、加载执行、结果 dump 到比对判定分步展开；标准同时给出了基于开源框架 RISCOF 的自动化路径——在上位机配置好工具链、调试代理、Sail 模拟器等依赖后，即可将整个流程自动化串联，兼顾可操作性与可复现性。
测试范围上，标准明确覆盖 RVI20、RVA20、RVA22 三个 Profile；面向更高性能的 RVA23 暂未纳入，将在后续标准迭代中补充。
Profile 是 RISC-V 为特定应用领域定义的一组基础与可选扩展的组合：RVI20 是最基础的整型 Profile；RVA20 面向基础型 64 位应用处理器并支持 Linux；RVA22 在其上增加了 B 扩展和 Crypto 指令要求；RVA23 进一步面向高性能场景，增加了 Vector、Hypervisor 等扩展要求。
标准逐一列出所涵盖各 Profile 下每个扩展的强制/可选属性与支持指令清单，为不同定位的处理器画好了清晰的“考纲”，为产业提供了明确的对标依据。
此外，标准还对测试应提供的必要信息（硬件信息、软件信息、部署交互信息）和测试报告的记录项做了明确规定，对芯片厂商与设计团队而言，该标准意味着全路径的保驾护航，确保起点有保障、路径可跑通、结果有凭据。
生态共识：玄铁牵头，两年磨一剑
兼容性标尺关乎整个生态，理应由整个生态共同制定。此次发布的标准，由阿里巴巴达摩院牵头，联合工业和信息化部电子第五研究所、中国软件测评中心、中国电子技术标准化研究院、国家工业信息安全发展研究中心等十余家产业链核心单位共同编制，由 CESA RISC-V 工作委员会提出并归口。从 IP 设计、芯片研发到专业测评与标准化研究，这份名单覆盖了 RISC-V 产业链的关键环节。
周萌 RISC-V 工委会执行秘书长
“阿里巴巴达摩院牵头编制并发布的团体标准《RISC-V 指令集架构 兼容性测试方法》（T/CESA 1525—2026）是工委会推动国内 RISC-V 生态标准化建设的一项重要成果，填补了国内 RISC-V 指令集兼容性测试领域的空白。
长期以来，达摩院深耕 RISC-V 处理器 IP 核与芯片设计，积累了深厚的技术基础与大规模量产经验，并面向 RISC-V 国际协会与国内RISC-V 工委会两大标准平台，持续输出技术方案与实践经验，作出了大量卓著技术贡献。作为 RISC-V 工委会指令集工作部与通用高性能应用组的牵头单位，达摩院一方面密切跟踪并引入国际协会的规范进展，使国内标准与国际规范保持同频；另一方面将国内产业工程实践反向推动到国际标准化进程，促进国内产业以更积极主动的姿态参与全球化生态建设。
指令集兼容性测试标准作为通用高性能方向的重要基础标准，为高性能生态建设开了个好头，未来 RISC-V 工委会将持续支持阿里达摩院及广大成员单位推进兼容性测试标准体系的迭代完善与高性能应用生态建设，共同助力国内 RISC-V 产业行稳致远。”
李春强 博士阿里巴巴达摩院 RISC-V 副总裁、软件及生态负责任人
“自 2024 年 10 月立项以来，编制组历经需求调研、多轮研讨、公开征求意见及向 RISC-V 工委会技术委员会征求意见等环节，牵头编制这样一份标准，绝非易事。作为牵头单位，达摩院玄铁将多年 RISC-V 处理器研发与大规模量产中积累的兼容性验证经验——从测试环境搭建、用例组织到流程自动化——逐条沉淀为标准的技术条款。标准选择基于 RISCOF、riscv-arch-test 等开源社区的权威基线构建，而非任何单一厂商的实现——玄铁此前已开源多款处理器核心，这次也有幸参与共建，将过往的经验充分分享，凝结成标准，交给整个生态去使用、去检验。”
标准草案成形后，编制组选取玄铁自研的 RISC-V 32 位、64 位 CPU 核作为验证对象进行了实测：无论是基金会 ACT 框架，还是自定义补充测试集，全部用例均通过验证，证实了标准技术要求的科学性、规范性与可操作性。对玄铁而言，全部通过只是这一轮的答案——标准在迭代，产品在演进，兼容性验证本来就是每一版产品的必答题，而非一次性的加分项。
从灵活到可信，RISC-V 走向规模化商用的路上，缺的从来不是性能潜力，而是让生态各方“对齐”的共同标尺。T/CESA 1525―2026 的发布，正是把这把标尺立了起来——它把过去分散在各家实现里的“隐性契约”，变成了一份公开、统一、可执行的测试方法。
作为牵头编制单位，玄铁将继续参与标准体系的迭代完善，包括面向更高性能 RVA23 Profile 的测试方法研究，并持续以标尺审视自身产品，与生态伙伴同行。
标尺已立，我们期待与生态伙伴一同续写未来。
参考文档：中国电子工业标准化技术协会. 关于发布《RISC-V 指令集架构 兼容性测试方法》等 46 项团体标准的公告 EB/OL. 2026 − 08 − 01. https://www.cesa.cn/opinionDetail?id=615
猜你喜欢
