中国电子技术网

设为首页 网站地图 加入收藏

 
 
  • 首页 > 新闻 > [bwin中国可以用吗? ]JESD204:更先进的高速转换器至FPGA接口标准

[bwin中国可以用吗? ]JESD204:更先进的高速转换器至FPGA接口标准

关键词:高速转换器FPGA接口标准JESD204

时间:2013-06-14 10:42:35      来源:世界电子元器件

JESD204作为新兴的高速转换器至FPGA接口标准,则提供了一个高性能低功耗的接口解决方案。它的优势在于:简化了系统设计——只需更少更小的布线数量,可使电路板走线设计更轻松;减少了引脚数——从高引脚数低速度并行接口升级到低引脚数高速度串行接口,集成了嵌入式时钟可进一步减少引脚数;降低了系统成本——可实现更小的IC封装和电路板设计从而降低系统成本;轻松扩展能力满足了未来带宽的需求。

随着FPGA器件在系统中越来越广泛的应用,与FPGA相关的一些周边技术也在不断跟进,才能满足FPGA及整个系统的要求。比如,信号由A/D转换器传送给FPGA时就涉及到一个接口的技术。以往的系统中最常采用的转换器到FPGA接口标准是CMOS和LVDS。CMOS技术目前还在使用中,但已基本被LVDS所取代。转换器的速度和分辨率以及对更低功耗的要求使得CMOS和LVDS将不再适合转换器。随着CMOS输出的数据速率提高,瞬态电流也会增大,导致更高的功耗。虽然LVDS的电流和功耗依然相对较为平坦,但接口可支持的最高速度受到了限制(仅1G~2G左右)。这是由于驱动器架构以及众多数据线路都必须全部与某个数据时钟同步所导致。

而JESD204作为新兴的高速转换器至FPGA接口标准,则提供了一个高性能低功耗的接口解决方案。它的优势在于:简化了系统设计——只需更少更小的布线数量,可使电路板走线设计更轻松;减少了引脚数——从高引脚数低速度并行接口升级到低引脚数高速度串行接口,集成了嵌入式时钟可进一步减少引脚数;降低了系统成本——可实现更小的IC封装和电路板设计从而降低系统成本;轻松扩展能力满足了未来带宽的需求。

何为JESD204?

JESD204由JEDEC开发。自从2006年发布以来,JESD204标准经过两次更新,目前版本为B。由于该标准已为越来越多的转换器供应商、用户以及FPGA制造商所采纳,它被细分并增加了新特性,提高了效率和实施的便利性。此标准既适用于模数转换器(ADC)也适用于数模转换器(DAC),更重要的是作为FPGA的通用接口(也可能用于ASIC)。

2006年4月, JESD204最初版本发布。该版本描述了转换器和接收器(通常是FPGA或ASIC)之间数Gb的串行数据链路。在最初版本中,串行数据链路被定义为一个或多个转换器和接收器之间的单串行通道,即一个连接对应一条线。通道数据速率为312.5 Mbps与3.125 Gbps之间。

2008年4月,该标准第一版发布,称为JESD204A。此修订版增加了支持多个转换器下的多路对齐串行通道的能力。此版本保留了最初版所支持的通道数据速率——即从312.5 Mbps至3.125 Gbps,另外还保留了帧时钟。图2表示JESD204A版本中增加的功能,即一个转换器支持多通道。通过在标准中加入这些功能,便可支持采用更高采样速率和/或分辨率的转换器。

2011年7月,第二版本标准发布,称为JESD204B,即当前版本。修订后的标准中,其中一个重要方面就是加入了实现确定延迟的条款。另外,对数据速率的支持上升到了12.5 Gbps,并描述了设备的不同速度等级。 此修订版标准使用设备时钟作为主要时钟源,而不是像之前版本那样以帧时钟作为主时钟源。图3表示JESD204B版本中的新增功能。在JESD204标准之前的两个版本中,没有确保通过接口的确定延迟相关的条款。JESD204B修订版通过提供一种机制,确保两个上电周期之间以及链路重新同步期间,延迟是可重现和确定性的。

JESD204接口标准经过两个版本的改进和实施,就能够应对更高速度和分辨率转换器不断增长的需求。嵌入式的时钟,串口线间的校准,串口线的维护和监控,以及提高了接受和发射信号的质量,这些是目前JESD204标准的核心优势。基于这些优势,JESD204 特别适合一些高速高端的应用,如无线基础设施(如4G、LTE),软件无线电,医疗影像处理,以及雷达安全通讯等。

ADI与JESD204

业内先进的数据转换器供应商ADI预见到了推动转换器数字接口向JESD204(由JEDEC定义)发展的趋势。据ADI公司 华中区销售经理张靖介绍,ADI自从初版JESD204规范发布之时起即参与标准的定义,是JEDEC JESD204标准委员会的创始成员。ADI还同时开发出了兼容的数据转换器技术和工具,并推出了全面的产品路线图,从而全力帮助客户充分利用这一重大接口技术突破。截至目前为止,ADI发布了多款转换器产品,兼容JESD204和JESD204A输出,而输出兼容JESD204B的产品AD9250 ADC也已于2012年12月推出。

AD9250 ADC 是市场上首款完全达到 JESD204B Subclass 1确定性延迟要求的250 MSPS ADC,通过一个串行接口支持多个数据转换通道精密同步。AD9250 ADC的串行接口方案通过单通道或双通道链路提供高达5 Gbps 的采样率。使用两个串行通道可支持250 MSPS全速双通道模数转换数据速率,单个通道则用于支持较低的采样率。Xilinx Inc.等高性能 FPGA 供应商,已在其最新一代产品中片内集成JESD204B SerDes(串行化器/解串器)端口。

此外,ADI还推出了AD9250的评估平台和AD9250 EVB转FPGA平台直连用适配卡,从而构成了一个完整的评估系统。在各种基于FGPA的计算密集型应用中,它可提供连接和功能以便与Xilinx的Kintex-6/7和Virtex-6/7 FPGA平台快速组合。

ADI还与Xilinx公司密切合作,在北美、中国与Xilinx一起推动基于JESD204接口解决方案的推广,包括评估板和评估套件。

张靖表示,展望转换器数字接口的发展趋势,JESD204将成为数字接口至转换器的业界标准。随着系统设计越来越复杂,以及对转换器性能要求的提高,JESD204标准还会进一步调整和演进,满足新设计的需要。

图1 JESD204最初版本

图2 第一版——JESD204A

图3 第二(当前)次修订版——JESD204B

图4 ADI推出FPGA夹层卡快速原型开发套件

  • 分享到:

 

猜你喜欢

  • 主 题:村田电源 — 适用于PoE应用的直流-直流隔离模块
  • 时 间:2023.11.28
  • 公 司:村田&Arrow

  • 主 题:智能家居连接舒适未来,TE 解密行业趋势与挑战
  • 时 间:2023.11.29
  • 公 司:DigiKey&TE

  • 主 题:Melexis FIR & ToF 传感器在 AIoT 市场的应用
  • 时 间:2023.12.06
  • 公 司:Melexis&Arrow