资料分类 > 经验分享 > FPGA/CPLD > Cyclone器件中的PLL (骏龙)

Cyclone器件中的PLL (骏龙)  使用Cyclone器件中的PLL .rar

资料格式：.rar 上 传 者： 网络资源 下载次数：22
上传时间：2007-12-21 13:12:00  资料大小：541 KB

说明：

本文将介绍如何设计和使用Cyclone PLL功能。PLL常用于同步内部器件时钟和外部时钟，使内部工作的时钟频率比外部时钟更高，时钟延迟和时钟偏移最小，减小或调整时钟到输出（TCO）和建立（TSU）时间。

下载说明：

（1）本站内所有资料仅限学习、交流，禁止用于任何商业用途！
（2）如果发现该资料不能下载或链接错误，请点击报告错误，谢谢！
（3）站内提供的资料均来自网络以及注册用户自行上传，若侵犯了您的权益，敬请来信通知我们！
（4）若您的资料希望能与大家分享，我们愿意和您一起宣传！投稿请点击这里。
（5）推荐使用网通网络，不要使用校园网络。本站不支持多线程下载。

[上一篇：] Nios II IDE软件编译环境探密
[下一篇：] FPGA设计中的编程技巧