登录站点

用户名

密码

LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计

1已有 2705 次阅读  2009-10-07 10:05   标签单端  CML  器件  LVDS  PECL 
VDSPECLLVPECLCMLRS-422及单端器件之间的接口设计

 

 

 

1PECL/LVPECLLVDS的接口电路。

图一

低电压差分信号(LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。本文针对LVDS与其他几种接口标准之间的连接,对几种典型的LVDS接口电路进行了讨论。

如今对高速数据传输的需求正推动着接口技术向高速、串行、差分、低功耗以及点对点接口的方向发展,而低电压差分信号(LVDS)具备所有这些特性。Pericom半导体公司可提供多种LVDS驱动器、接收器以及时钟分配缓冲器芯片。

本文将讨论LVDS与正射极耦合逻辑(PECL)、低电压正射极耦合逻辑(LVPECL)、电路模式逻辑(CML)RS-422以及单端器件之间采用电阻网络的接口电路设计。

2:调整电路,R1(VR1R1a)R2(VR2R2a)R3(VR3R3a)

图二

因为各厂商所提供的驱动器与接收器的结构不一样,所以本文提供的电路仅供设计时参考。设计者需要对电路进行验证,并调节电路中的电阻和电容值以获得最佳性能。

电阻分压器的计算

1列出了本文所采用的不同接口标准的工作电压。为使PECLLVPECL接口标准能与Pericom公司的LVDS器件进行连接,采用电阻分压器在不同电压之间切换。

 

3PECLLVDS的接口电路。

图三

1所示的接口电路采用由电阻R1R2R3组成的电阻分压器。R1R2R3的电阻值计算如下:

R1||(R2R3)Z [(R2R3)/(R1R2R3)]Va/Vcc


R3/(R1
R2R3)Vb/Vcc

其中:


Va
SEPCLVPECL的偏置电压Vos,分别为3.6V2.0V


VbLVDS的偏置电压Vos,等于1.2V

 

4LVDSPECL的接口电路。

图四


Z
为线路阻抗,等于50Ω

Vb上的增益G为:GR3/(R2R3)

Vb上的摆幅为:VbsVas×G

其中:

5LVPECLLVDS的接口电路。

图五
Vas
Va上的摆幅;VbsVb上的摆幅。

由于在计算中没有考虑驱动器的输出阻抗,所以在实际应用设计中,R1R2R3的电阻值与上述计算的结果不一样。另外,不同厂家的驱动器的输出结构和阻抗不一样,因此R1R2R3的电阻值也是不同的。可以通过三种方法算出电阻值。

1.经验法

6LVDSLVPECL的接口电路。


利用表2列出的电阻参考值,并根据后面介绍的方法2及方法3来调节这些值。接口设计者应通过测量VaVb上的偏置电压Vos以及摆幅Vpp来验证实际应用设计电路。

2.仿真工具法


从厂家获得驱动器的IBIS模型,并针对R1R2R3的电阻值对接口电路进行仿真。如果IBIS模型和仿真工具都很精确,则电路仿真将提供准确的R1R2R3的电阻值,然后通过测量实际电路来验证仿真得到的电阻值。

3.实际调节法

7:采用二极管的LVDSLVPECL的接口电路。

图七


采用图2所示的电路调节R1R2R3的电阻值。电阻R1aR2aR3a用来限制调节范围,以避免出现过载电流。当调节电路并用示波器监视VaVb上的信号时,调节VR1VR2VR3

a. 对于Pericom公司的LVDS 接收器,Vb上的Vos(在摆幅范围中间的平均电压)应介于0.8V1.6V之间。有关Va上的Vos,请查阅驱动器参数。

b. 对于Pericom公司的接收器,Vb上的摆动范围应介于350mV550mV之间。有关Va上的摆幅,请参见驱动器规范,Va上的摆幅可能低于驱动器规范以便满足Vb上的摆幅要求。

8CMLLVDS的接口电路。

图八

c. 电路调节完以后,再测量VR1R1a,得到R1的电阻值;测量VR2R2a,得到R2的电阻值;测量VR3R3a,得到R3的电阻值。

d. 用较低频率的信号对电路进行调节会更加简单,频率最好介于100kHz10MHz之间,但请确认电路是否在正常频率下工作,如果需要的话可再次调节。

9LVDSCML的接口电路。

图九

接口电路的限制

由于接口电路增加了额外电容与电阻网络,因此接口电路的最高工作频率将低于器件手册上提供的最高频率。驱动器与接收器之间的走线长度也有限制,走线长度取决于频率,当频率为66MHz时,估计最大走线长度为14英寸,频率为320MHz时则为2英寸。

走线长度是一个实际问题且取决于实际设计。为减少寄生电容、电感及信号反射以获得更高性能,接口电路中器件之间的走线应尽量短,越短越好。接口电路使用的电容、电阻以及二极管必须为短引脚的高速器件,而且最好采用芯片型封装。

10RS-422LVDS的接口电路。

图十

参考接口电路

3至图12给出了LVDSPECLLVPECLCMLRS-422及单端器件之间的接口电路,它们的调节方法以及电路限制如前所述。

1. LVDSPECL

11:单端信号到LVDS的接口电路。

图十一

在图4所示的LVDSPECL的接口电路里,PECL接收器没有内部上拉电阻。该电路中的电阻值仅适用于Pericom公司的LVDS驱动器。由于采用交流耦合,这个接口只能通过交流信号,因此从驱动器传输到接收器的信号必须适合交流耦合。当电容C1C20.1uf时,任何信号状态转换(由高至低或由低至高)之间的最大时间间隔为500ns

2. LVDSLVPECL

 

125V单端信号到LVDS的接口电路。

图十二

在图6所示的LVDSLVPECL的接口电路里,电阻值也仅适用于Pericom公司的LVDS驱动器,这里的LVPECL接收器没有内部上拉电阻。

7中,二极管D1D2D3D4VaVb之间产生0.7V的电压差,且其摆幅衰减低于图6电路中的摆幅衰减。这个电路应采用正向压降为0.7V的高速二极管,芯片型二极管最好。电路中的电阻值适用于Pericom公司的LVDS驱动器,LVPECL接收器没有上拉电阻。

3. CMLLVDS

1LVDSPECLLVPECLCMLRS-422接口的电压规范。

表一

8接口电路采用交流耦合,只能通过交流信号,因此从驱动器传输到接收器的信号必须适合交流耦合。当电容C1C20.1uf时,任何信号状态转换(由高至低或由低至高)之间的最大时间间隔为500ns

9电路中的电阻值适用于Pericom公司的LVDS驱动器,CML接收器带有50Ω的内部上拉电阻。由于采用交流耦合,故它仅能通过交流信号,因此从驱动器传输至接收器的信号必须适合交流耦合。当电容C1C2值为0.1uf时,任何信号状态转换(由高至低或由低至高)之间的最大时间间隔为500ns

4. 单端信号到LVDS

当单端CMOS驱动器与Pericom公司的LVDS接收器连接时,可采用图11中的电路以及表3中的参数,同时使由R_outR_termination构成的输出阻抗与50 Ω的走线阻抗相匹配,即:

2R1R2R3的参考值。

表二

R_outR_terminationZ50Ω

例如,如果驱动器的输出阻抗为20Ω,则应该采用30ΩR_termination,于是有:

20Ω30Ω50Ω

在图12中,根据Vb上的信号质量,R_termination的阻值介于022Ω之间。如果Vb上有过冲和下冲,则增加R_termination的阻值;如果Vb上的信号边沿有衰减,则减小R_termination的阻值。

3:适合Pericom司接收器的R1R2Va值。

表三

本文小结

本文提供了几个典型的参考电路,可以很方便地将不同接口标准与Pericom公司的LVDS器件进行连接。由于各厂商提供的驱动器不同,所以本文提供的所有电路需要由设计者在实际应用前进行验证。Pericom公司提供多种LVDS驱动器、接收器及差分时钟分配器件,并将对采用Pericom产品的接口设计提供支持。

上一篇: AD/DA的分类与主要技术指标 下一篇: 各种接口简介

分享 举报

发表评论 评论 (1 个评论)

涂鸦板