首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 基于FPGA的数字存储示波器的显示技术
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于FPGA的数字存储示波器的显示技术
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2014-5-6 18:31
|
只看该作者
基于FPGA的数字存储示波器的显示技术
液晶显示器
,
示波器
,
技术
,
超薄
,
而且
由于液晶显示器(LCD)功耗低,体积小,超薄,重量轻,而且车身没有画面几何图形的失真及收敛性误差,也就投有了传统显示器中心和边角出现色差和失真的问题,因而得到广泛的运用。现场可编程门阵列(FPGA)芯片具有高密度、小型化、低功耗和设计灵括方便等优点,可以缩短研发周期,提高工作效率,因而在数字电路设计中得到了广泛的应用。作为人机交互的LCD在数字存储示波器中有着重要的位置。在以往的设计中多采用液晶显示专用芯片去驱动LCD.宴践中发现它不但占用CPU资源,而且它与LCD数据接口之间存在干扰。为了解决这些问题.本文提出了.一种新的显示技术。
总体设计方案
由于数字存储示渡器对显示的实时性和刷新率都要求较高,而且它显示的大多是一些简单的图形和波形,因而直接用FPGA产生LCD所需的显示控制时序。存放显示数据的SRAM地址也直接由FPGA地址计数器产生。其显示系统总体框图如图1所示。
在图1中,A/U采集的数据经DSP处理,转换为LCD可以显示的点阵数据后再存储到RAM中}两片显示存储器RAMl和RAM2交替读取RAM中的数据,最后送到LCD上显示。在FPGA中设计了LCD显示时钟电路模块和显示数据传输电路模块。显示时钟电路产生LCD显示所需的各种时序;显示数据传输电路设计两路数据传输通道,RAM中的数据通过数据传输通道送到RAM1或RAM2中,再由LCD读取RAMl或RAM2中的数据显示。对LCD及显示存储RAM的控制都由FPGA完成。
数据通道控制及实现
数据通道对存储RAM的读/写操作进行控制,保证数据正确地从RAM传送到RAMl或RAM2中,并能在LCD上正确地显示。图2为数据通道的外部接口信号。
图2中,CLK为系统时钟,Vs为DSP提供的时钟;RAM—RWS[2:0]、RAM1一RWS[2 : 0]和RAM2一RWS[2:0]分别为RAM、RAMl和RAM2的读/写及片选信号;RAM—data[7:0]、RAMl一data[7:0]和RAM2一data[7 :0]分别为RAM、RAMl和RAM2的数据总线RAM—A[1 7:o]、RAMl一A[15:03和RAM2一All5:03为数据总线。由于采用了两片RAM作为显示存储器,它们可依次向液晶提供显示数据,这样,对每片显示RAM的读操作和写操作分开,避免了因为数据的改写而导致显示的小稳定。图3为显示RAM的工作时序图,图中Views为Vs反相后经二分频得到。
图4为显示RAM的地址总线选择电路原理图。图中A1[15:0]为LCD显示RAM的读地址,A2[15:0]为显示RAM的写地址,它们分别由硬件时钟产生的地址计数器的输出线。Views为多路选择器的选择信号,其工作原理为:当Vs为低电平时,DSP占用RAM总线,RAM的地址总线由DSP的地址总线产生,DSP把处理后的数据送到RAM中;当Vs为高电平时RAM自动执行读操作,其读地址在FPGA中由硬件时钟地址计数器产生,即自动把RAM中的数据送到RAMl或RAM2中;当Views为高电平时,RAM中的数据送到RAMl中,此时RAM2中的数据送到LCD中去显示;当Views为低电平对,RAM中的数据送到RAM2中,此时RAMl中的数据送到LCD中去显示。当然在FPGA设计中还应包括存储器的读/写、片选电路和地址译码电路等,这里不再详述。
数字存储示渡器的显示包括两部分:一部分是界面显示,包括菜单和光标的显示等;另一部分是波形显示。波形是随时在更新,而菜单只有在按键操作的情况下才会改变,更新的次数很少。所以采用了分页显示技术,即将显示存储空问分成两个区间:一个区间用来存储菜单、光标等不常刷新的数据;另一个区间用来存储波形数据。每个区间都是一屏显示所需的空间。LCD显示时将两个存储区间里对应地址的数据通过FPGA内建电路相“或”以后再送LCD箍示。这样在软件处理时节省了重复刷屏的时间,同时简化了软件的编写。
显示时序电路设计
彩色液晶显示器(采用NANYA公司的LCBFBLB61V4)有3根控制信号:CP、LOAD和FRM信号。其中,CP为移位脉冲信号,每来一个移位脉冲信号,LCD就从数据线上读取显示数据。LOAD为行装载信号,当LED读取一行数据后,会产生一个LOAD信号,将数据锁存起来。FP,M为场同步信号.每显示一屏数据就会产生一个FRM信号。彩色液晶的每个像素点的显示状态由3位数据的逻辑电平表示,因此显示一行需320×3/8=120个cP时钟,而3根信号线之间的关系为:LOAD的频率是cP的120分频,FRM的频率是LOAD的240分频。I.CD要求的显示控制时序如图5所示。
图5中各显示控制信号在FPGA中通过分频器实现:100 MHz系统时钟32分频得到3.125 MHz的移位脉冲信号CP,再将CP信号120分频得到行装载信号LOAD.最后将LOAD进行240分频得场同步信号FRM。
结束语
本文所介绍的示波器显示技术已成功地运用于100 MHz数字存储示波器中。该设计能高效、可靠地实现数据的传输及波形的重现,提高了系统的抗干扰能力,降低了成本;并且该结构具有很好的可移植性,只须做很少的改动就可应用于不同的系统中。
作者:李涛
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议