首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Xilinx 技术论坛 (Xilinx Technical Discussion Foru)
» [求助]请教关于Xilinx Core Generator和DC
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
[求助]请教关于Xilinx Core Generator和DC
发短消息
加为好友
jiang9808_G06RD
当前离线
UID
14796
帖子
1
精华
0
积分
5
阅读权限
10
在线时间
0 小时
注册时间
2002-8-16
最后登录
2005-12-19
新手上路
UID
14796
性别
男
1
#
打印
字体大小:
t
T
jiang9808_G06RD
发表于 2005-12-19 15:06
|
只看该作者
[求助]请教关于Xilinx Core Generator和DC
Generator
,
Core
,
Xilinx
,
请教
,
求助
我用Xilinx Core Generator生成了一块ram
生成过程中,选择了synopsys作为综合工具
然后得到了.edn的edif netlist
我想请教一下
生成的这个ram怎么样才能在DC中进行综合呢?
又或者是否可以在DC中生成db库,让其他地方可以调用?
谢谢!
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
phdb
当前离线
UID
136327
帖子
6
精华
0
积分
135
阅读权限
20
在线时间
0 小时
注册时间
2006-4-5
最后登录
2006-4-6
注册会员
UID
136327
性别
男
2
#
phdb
发表于 2006-4-6 09:37
|
只看该作者
帮你顶一下,让大虾来解答吧,俺不敢给你瞎指挥!
回复
引用
TOP
返回列表