首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» [求助] Verolog HDL 数字钟设计原理(有程序更好)
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
[求助] Verolog HDL 数字钟设计原理(有程序更好)
发短消息
加为好友
kane_cx
当前离线
UID
113248
帖子
1
精华
0
积分
105
阅读权限
20
在线时间
0 小时
注册时间
2005-5-22
最后登录
2005-5-22
注册会员
UID
113248
性别
男
1
#
打印
字体大小:
t
T
kane_cx
发表于 2005-5-22 13:52
|
只看该作者
[求助] Verolog HDL 数字钟设计原理(有程序更好)
HDL
,
Verolog
,
原理
,
数字
,
程序
小弟毕设就是这个,看了些书还是毫无头绪,请兄弟姐妹们帮帮忙,感激不尽!
要求有计时,日历,闹钟,尽量功能多些
请发到:kanecx@163.com
收藏
分享
评分
回复
引用
订阅
TOP